全量归档实验矩阵
5 大标杆 Case
4 组 3D F2F 芯片 + 1 组 2.5D UCIe 硅中介层 + 独立会议模块
规定流程提示词加速比
279m → 52m
消除 186 分钟工程反模式浪费 · 0 架构走偏 · 0 误重跑
蜂鸟 E203 3D 时序签核
WNS = 0.00 ns
500MHz 双层 CTS + 修复 399 处违例 + 386 根跨层 HB 信号
2.5D UCIe 黄金 3 层收益
-50% 掩膜层
省 3 层金属 + 3 层过孔 Mask · P55 Skew 反降 21.2% (22.96ps)
云盘与看板全量归档
325 项完整齐备
9 份含图 Word + 19 份案例文档 + 16 个交互页 + 60 张版图
Case 01 · 有 Makefile 确定性标准流基线 (含完整 Pin-3D 代码)
3D JPEG Encoder (Nangate45_3D · 21层金属栈)
基于完整 Makefile 与 Pin-3D 算子的工业级 3D 面对面（F2F）物理实现基线：涵盖 TritonPart 超图切分、3D 乒乓布局、主从接收式 CTS、21 层 OpenRCX 寄生提取与三维各向异性热电耦合仿真。
总实例数 / 跨层键合48,950 门 / 2,420 HB
3D 面积缩减 / 最高频率-45.51% / 584.2 MHz
Case 02 · 难度 3 · 零脚本 + 两句话极简提示词
3D Softmax8_INT8 (3级流水线 · 67分钟盲测)
在 0 Makefile、0 预置脚本的无菌沙盒中仅凭两句话提示词自主摸索。经历“21 层单芯片联合布线爆 DRT-0073”架构推翻重来等 15 次弯路后，独创正序 Tech LEF + 16 级通孔栈合并跑通 0 DRC 3D GDS。
综合门数 / 跨层 HB812 门 / 65 HB
总耗时 / 报错自愈67 分钟 / 15 次弯路
Case 03 · 难度 4 · 零脚本 + 两句话极简提示词
3D 蜂鸟 E203 RISC-V 处理器核 (279分钟极限探底)
面对 136 个源码文件的 RISC-V 处理器核，在两句话极简盲测下耗时 4 小时 39 分跑通双层 0 DRC 与 3D GDS，但暴露三大严重工程反模式（import 误重跑浪费 107 分钟、超图试错 45 分钟、正则回溯 34 分钟）且跳过 STA。
综合门数 / 跨层 HB13,122 门 / 484 HB
总耗时 / 反模式浪费279 分钟 / 浪费 186m
Case 04 · 对照突破 · 7步规定流程提示词 + 零工具
3D 蜂鸟 E203 RISC-V 处理器核 (52分钟时序收敛闭环)
不给预置脚本、不剧透具体报错代码，仅将提示词升级为“7 步标准工序 + 时序收敛要求”，实现 0 架构走偏、0 误重跑，按 RTL 模块切分 EXU/LSU，一次完成双层 CTS 与 399 处违例清零（WNS=0.00ns）！
综合门数 / 跨层 HB15,244 门 / 386 HB
Setup & Hold 签核WNS = 0.00 ns (0违例)
Case 05 · 2.5D 硅中介层跨芯粒互连与掩膜消融
2.5D UCIe Interposer (P45 vs P55 · 自研 Mini-PDK)
3800×1500µm 硅中介层四芯粒互连（312 条高速信号）。自主修复原始 LEF 非正交层与微凸点 MINIMUMCUT 冲突，通过层数消融实验证明“黄金 3 层（LR+M5+M4）”比 6 层方案省 50% 掩膜且 P55 Skew 缩小 21.2%！
P45 / P55 黄金3层 Skew15.71 ps / 22.96 ps
详细布线 DRC / 过孔削减0 DRC / -116 颗深孔
独立模块 · 00_会议思想与智能体化方法论总纲
🎙️ 会议思想、双路线方法论与 iEDA 改造审查专区
已从具体 Case 目录中独立剥离为顶层模块！集中收录推进会议纪要（.docx）、11-04 两场会议校准逐字稿、李少白“路线 1 六大铁律”、赵树理“路线 2 最小充要上下文”、杨天诺 iEDA 审查报告（.docx）及沙箱部署指南。
路线 1 工业规范李少白六大铁律 + iEDA审查
路线 2 探底结论7 条最小充要避坑准则
⏱️ 3D 芯片后端实验耗时与“无效弯路损耗”拆解对比
外置图例设计 · 直观对比极简提示词（Case 02/03）与规定流程提示词（Case 04）
Case 01 · JPEG 3D (有 Makefile 标准流基线)
总计 ~15 min
确定性脚本执行：15 min (0 弯路)
Case 02 · Softmax8 (零脚本 + 两句话极简盲测)
总计 67 min
有效推进：42 min
21层单芯片联合布线推翻重来：25 min (损耗 37.3%)
Case 03 · 蜂鸟 E203 (零脚本 + 两句话极简盲测)
总计 279 min
有效开发：93 min
import 误触发重跑 (6次)：107 min
超图划分 3 版试错：45 min
re.S 正则回溯卡死：34 min
Case 04 · 蜂鸟 E203 (零脚本 + 7步纯规定流程提示词)
核心流 52m / 有效 79m
有效执行 (含双层 CTS + 399 违例修复 WNS=0)：79 min (0 架构走偏)
未剧透 re.S 对照卡顿 (切 KLayout 8秒过)：32 min
💎 Case 05 (2.5D UCIe 硅中介层) 黄金 3 层掩膜消融与 Skew 对比
4.0 GHz (250 ps 周期) 源同步时钟签核 · 砍掉底下 3 层金属反而消除深孔绕线延迟
UCIE_P45 (45µm 微凸点 · 156 通道) — 6 层基线 vs 黄金 3 层
Skew 改善 -1.10 ps
6层基线 (LR~M1)：Max Skew = 16.81 ps (裕量 158.77 ps)
黄金3层 (LR+M5+M4)：Max Skew = 15.71 ps (仅占 UI 6.28% · 0 DRC)
UCIE_P55 (55µm 微凸点 · 156 通道) — 6 层基线 vs 黄金 3 层
Skew 暴降 -21.2%！
6层基线 (受 M2 高 RC 拖累)：Max Skew = 29.15 ps (最慢 84.23 ps)
黄金3层 (消灭 V3/V2 深孔)：Max Skew = 22.96 ps (最慢提速至 78.04 ps)
📊 2.5D 中介层层叠消融物理定律总结
省 6 张光刻掩膜
• 2 层极限探测 (LR+M5)：因缺乏第二水平逃逸层化解双向迎头对冲，全局布线爆仓 (
GRT-0119 Overflow=21)。
• 黄金 3 层量产方案 (LR+M5+M4)：2 水平 + 1 垂直 正交组合达到完美平衡，砍掉 M3/M2/M1 省去 50% BEOL 光刻成本，且过孔总数从 2,193 颗降至 2,077 颗 (-5.3%)。
📋 五大芯片后端实验（Case 01 ~ Case 05）全维度工程指标对照总表
数据 100% 源自 Google 云盘归档的真实 OpenROAD / Yosys / KLayout 运行日志与 STA 签核报告
| 对比维度 | Case 01 (3D JPEG 标准流) | Case 02 (3D Softmax8 极简) | Case 03 (3D E203 极简盲测) | Case 04 (3D E203 规定流程) | Case 05 (2.5D UCIe 硅中介层) |
|---|---|---|---|---|---|
| 测试芯片与规模 | jpeg_encoder48,950 门 · Nangate45_3D |
softmax8_int8812 门 (195 DFF) · 3级流水 |
蜂鸟 e203_core13,122 门 (136 个源码文件) |
蜂鸟 e203_core15,244 门 (136 个源码文件) |
双 UCIE_P45 + 双 UCIE_P55312 条高速互连 · 65nm 中介层 |
| 预置工具与提示词 | 完整 Makefile + Pin-3D Tcl 算子 | 0 Makefile / 0 脚本 两句话极简盲测提示词 |
0 Makefile / 0 脚本 两句话极简盲测提示词 |
0 Makefile / 0 脚本 7 步纯规定流程 + STA 要求 |
自研五合一 2.5D Mini-PDK + 四关层数消融探索脚本 |
| 跨层/跨芯粒互连 | 2,420 个 F2F hb_layer 键合点 (TritonPart 超图切分) |
65 个 F2F 键合点 (按 Stage2→Stage3 流水线切分) | 484 个 F2F 键合点 (50轮标签传播 + FM 超图最小割) | 386 个 F2F 键合点 (按 RTL 将 EXU/LSU 切至 Upper) | 892 颗 10×10µm 微凸点 (5,627 个合法过孔接入点) |
| 版图尺寸与面积 | 263.9 × 263.9 µm较 2D 面积缩减 45.51% |
120 × 120 µmBottom 419 + Upper 393 门 |
170 × 170 µm面积比 49.2% : 50.8% |
260 × 260 µmBottom 13,572 + Upper 1,672 |
3,800 × 1,500 µm (5.7 mm²)Die 间峡谷间距 200 µm |
| CTS 与 STA 签核 | 主从接收式 3D CTS Signoff Fmax = 584.18 MHz |
初版跳过 CTS/STA (追问后补齐时序报告) |
完全跳过 CTS / repair_timing / STA | 双层 CTS + 修复 399 处违例 Setup/Hold WNS = 0.00 ns |
4GHz (250ps) WNS = 0.0 ps P45 Skew 15.71ps / P55 22.96ps |
| 最终布线与 GDS | 总线长 584,715 µm · 333,334 过孔 · 3D 热场仿真 | 双层 0 DRC + 16 级通孔栈合并 3D DEF/GDS | 双层 0 DRC + KLayout 合并 20.3 MB 3D GDS | 总线长 405,500 µm · 57,745 段走线 · 122,425 过孔 · 0 DRC | 黄金 3 层 0 DRC · 线长 528,004 µm · 2,077 过孔 · 省 50% 掩膜 |
| 耗时与自愈表现 | ~15 分钟 (0 弯路) | 67 分钟 (15 次报错弯路，含架构推翻重来) | 279 分钟 (16 次弯路，工程反模式浪费 186 分钟) | 核心流 52m / 有效 79m 0 架构走偏 · 7 处局部秒级自愈 |
全自动四关收敛 (自愈修复 GRT-0126 与 DRT-0073) |
🧭 路线 1：确定性流程拆解与编排（李少白“六大铁律”）
源自 11-04 第一场会议 · 面向已知成熟工具链的工业级高可靠 Agent 编排规范（对标杨天诺 iEDA 改造审查）
- 1跨平台统一（去
.ps1化）：统一使用 Linux/Ubuntu 原生脚本，严禁写死个人电脑绝对路径或依赖 Windows PowerShell 胶水层。 - 2原子化步骤与参数彻底解耦：抽出约 30 个标准步骤，严禁在步骤文件内硬编码芯片名、面积、时钟名，确保跨案例（gcd/aes/uart）100% 复用。
- 3双层“一二三四”反熵增架构：外层
RUNBOOK.md与内层提示词只写1. 2. 3. 4.执行顺序，去背景故事、去大表格，防止大模型注意力发散。 - 4Prompt Straightforward + 严禁搜索：直接用祈使句下令“怎么干”，固定工作流明确禁止 Agent 自由发散搜索或篡改既定工序。
- 5建立参数字典（
glossary.md）：厘清 JSON/YAML/Tcl 参数的物理含义、单位、默认值与覆盖优先级，作为大模型调参的权威依据。 - 6每步强制中间反馈（
checks.py）：每步跑完必须校验并输出面积、线长、WNS/TNS、Skew、DRC，支撑闭环迭代与异常早停。
🔬 路线 2：大模型零弯路一次跑通的“7 条最小充要上下文”
源自 11-04 第二场会议（赵树理 & 李少白）· 由 Case 02/03/04 无菌沙箱对照实验精准定位提炼
- 1工程防呆铁律：Python 必加
if __name__ == "__main__":（防误重跑耗时脚本）；MB 级 DEF/Verilog 禁用跨行re.S正则，强制按行解析。 - 2RTL 与综合清洗：E203 仅读
core/general/fab（排除 SoC 外设）；Yosys 必跑dfflibmap+hilomap+splitnets -ports并去signed。 - 33D 架构与正序 Tech LEF：禁止单芯片 21 层联合布线（必报
DRT-0073）；采用双层独立 P&R + 正序 LEF 或同构映射镜像法。 - 4SDC 真实端口过滤：生成双层 SDC 前预解析各层
.v真实端口列表，仅对实际存在的时钟端口create_clock（防STA-0556）。 - 5Floorplan 与 PDN 约束：显式指定 Site 与
make_tracks；PDN 条带-pitch控制在芯片尺寸 1/4 以内（防PDN-0185）。 - 6CTS 与合法化顺序：
clock_tree_synthesis及repair_timing后必须再次执行detailed_placement合法化缓冲器。 - 7GDSII 原生导出合并：直接用 KLayout Ruby (
RBA::LEFDEFReaderConfiguration) 转 GDS，Upper 层偏移+100并注入hb_layer。
📚 会议纪要、校准逐字稿、iEDA 审查报告与沙箱指南在线阅读台（共 5 份无重复定稿）
已自动剔除与 Word 文档重复的 Markdown 草稿及案例总结，点击左侧条目即可在右侧阅读全文或导出